存内计算通过在存储阵列内执行逻辑运算，减少处理器与存储器之间的数据搬移，是缓解“存储墙”问题的重要方向。在单指令多数据（SIMD）存内计算中，存储开销（Memory Footprint，MF）反映计算过程中的峰值存储单元占用。传统方法先减少逻辑门数，再优化计算序列，但门数降低并不一定使MF下降，逻辑综合与调度目标不一致成为进一步优化的瓶颈。

针对上述问题，华中科技大学信息存储系统教育部重点实验室博士生王家兴（第一作者）在刘康副研究员的指导下，与方逸凡、吕志鹏教授、冯丹教授等共同开展研究，提出了强化学习驱动的逻辑综合与计算序列协同优化框架LoCoS。刘康副研究员为论文通讯作者。

LoCoS打破“先综合、后调度”的单向优化流程，通过存储开销反馈形成闭环：强化学习逻辑综合器ReinLS以MF为目标探索逻辑变换序列；轻量级计算序列调度器LiteCS快速评估候选网表的MF；存储开销引导的价值反馈机制MF-VF融合实际测得与神经网络预测的MF，缓解离散评价导致的奖励稀疏问题。由此，框架能够生成更适合低MF调度的电路网表，并与既有调度器相结合。

在ISCAS’85和LGSynth’91的21个基准电路上，LoCoS结合先进调度器STAR，将几何平均MF由57.37降至51.73，降低9.84%；LiteCS调度的几何平均耗时仅0.51毫秒，比STAR快18.75倍。在10个更大规模的EPFL基准电路上，LoCoS与STAR结合仍实现9.37%的MF降低。实验结果验证了逻辑综合与计算序列协同优化的有效性和可扩展性。

该研究论文“LoCoS: RL-based Logic and Computation Sequence Co-optimization for In-memory Computing”被2026年IEEE/ACM嵌入式系统协同设计国际会议（IEEE/ACM International Conference on Codesign of Embedded Systems，CODES 2026）录用，并于2026年10月在西班牙巴塞罗那举行的嵌入式系统周（ESWEEK 2026）进行现场报告。CODES会议的前身CODES+ISSS为中国计算机学会（CCF）推荐的B类国际学术会议。根据CODES 2026的期刊融合发表机制，录用的长篇论文经两轮评审后推荐至IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems（IEEE TCAD）发表。IEEE TCAD为CCF推荐的A类国际学术期刊。

该研究得到国家自然科学基金项目（No. U25A20423）、国家科技重大专项“量子科技”项目（No. 2024ZD0300500）和湖北省自然科学基金项目（No. 2023AFB237）的支持。

图 1 LoCoS逻辑综合与计算序列协同优化框架